## MULTI-NODE RECONSTRUCTIBLE PIPELINE COMPUTER

Publication number: JP63147258

**Publication date:** 

1988-06-20

Inventor:

DANIERU EMU NOOZENCHIYATSUKU; MAIKERU JII

RITSUTOMAN

Applicant:

UNIV PRINCETON

Classification:

- international:

G06F15/16; G06F7/57; G06F9/38; G06F15/177;

G06F15/80; G06F15/16; G06F7/48; G06F9/38; G06F15/76; (IPC1-7): G06F9/38; G06F15/16

- European:

G06F7/57; G06F9/38; G06F15/80B

Application number: JP19870285643 19871113 Priority number(s): US19860931549 19861114 Also published as:

EP0268435 (A2) US4811214 (A1)


EP0268435 (A3) EP0268435 (B1)

ES2070825T (T3)

Report a data error here

Abstract not available for JP63147258 Abstract of corresponding document: EP0268435

A multinode parallel-processing computer comprises a plurality of interconnected, large capacity nodes (12) each including a reconfigurable pipeline of functional units such as Integer Arithmetic Logic Processors, Floating Point Arithmetic Processors, Special Purpose Processors, etc.. The reconfigurable pipeline of each node (12) is connected to a multiplane memory (28) by a Memory-Alu Switch NETwork (MASNET) (26). The reconfigurable pipeline conveniently includes three basic substructures formed from functional units which have been found to be sufficient to perform the bulk of all calculations. The MASNET (26) controls the flow of signals from the memory planes (30) to the reconfigurable pipeline (24) and vice versa. The nodes (12) are connectable together by an internode data router (Hyperspace router) so as to form a hypercube configuration. The capability of the nodes (12) to conditionally reconfigure the pipeline (24) at each tick of the clock, without requiring a pipeline flush, permits many powerful algorithms to be implemented directly.



Data supplied from the esp@cenet database - Worldwide

## ⑩ 日本国特許庁(JP)

⑩特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭63 - 147258

<pre>⑤Int Cl.⁴</pre>	識別記号	庁内整理番号		43公開	昭和63年(	198	8)6月20日
G 06 F 15/16 9/38	3 9 0 3 7 0	T-2116-5B 7361-5B					
15/16	400	N-2116-5B	審査請求	未請求	発明の数	2	(全15頁)

図発明の名称 マルチノード再構成可能パイプラインコンピユータ

②特 願 昭62-285643

②出 願 昭62(1987)11月13日

優先権主張 201986年11月14日30米国(US)30931.549

砂発 明 者 ダニエル・エム・ノー アメリカ合衆国 ニユージャージー州 08619 マーサー

ゼンチャツク ビル、レイザーバツク・ドライブ 6

⑫発 明 者 マイケル・ジー・リツ アメリカ合衆国 ペンシルバニア州 19107 フィラデル トマン フイア、サウス・ナインス・ストリート 240

①出 願 人 ザ・トラステイーズ・ アメリカ合衆国 ニュージャージー州 08544 プリンス

オブ・プリンストン・ トン、ニユー・サウス・ビルディング 3

オフ・フリンストン・ トン、ニュー・サウス・ビルデイング 3 ユニバーシティー

⑩代 理 人 并理士 木下 洋平 外1名

#### 明 細 書

- 1. 発明の名称 マルチノード再構成可能 パイプラインコンピュータ
- 2. 特許請求の範囲
- (i) それぞれが再構成可能論理資算パイプライン ユニットを含む複数のノードと、

前記ノードの間においてデータを経路指定す るためのルーティング手段を有してなる、

マルチノード並行処理コンピュータ装置。

- (2) 前記各ノードがさらに内部メモリーを有している、特許請求の範囲第1項に記載の装置。
- (3) 各ノードが、さらに前記内部メモリーから前 記マスネットを通って前記再構成可能ALUパ イプラインユニットに、及び前記再構成可能A LUパイプラインユニットから前記マスネット を通って前記内部メモリーにデータを経路指定 する為のメモリーALUスイッチネックワーク (マスネット)を有している、特許請求の範囲 第2項記載の装置。
- 40 前紀再構成可能ALUパイプラインユニット

が.

人力及び出力を有する第1の構成において永 続的に結合されているプログラマブルプロセッ サの第1のグループと、

同様に入力と出力を有し、前記第1の構成と は異なる第2の構成において永続的に接続され ているプログラマブルプロセッサの第2のグル ープと、

前配第1及び第2のグループを互いに選択的 に接続するためのALUパイプライン構成スイ ッチングネットワーク手段(フローネット)と、 を有し、

かくして、前配再構成可能ALUパイプラインユニットが前配フローネットからの命令に応じて選択的に異なる演算を行うことを特徴とする。

特許請求の範囲第3項記載の装置。

(5) 前記算1のグループのプログラマブルプロセッサが、

少なくとも2つの入力と少なくとも1つの出

力を有する第1のプロセッサと、

少なくとも2つの入力と少なくとも1つの出力を有する第2のプロセッサと、

同じく出力を有し前記第1及び第2のプログラマブルプロセッサの出力に永統的に接続されている2つの入力を有する第3のプログラマブルプロセッサを有し、

かくして、前記第1のグループへの入力が前記第1及び第2のプログラマブルプロセッサの 入力を構成しかつ前記第1のグループの出力が 第3のプログラマブルプロセッサの出力を構成 するようになっている、

特許請求の範囲第4項記載の装置。

(6) 前記第2のプログラマブルプロセッサが、
少なくとも2つの入力と少なくとも1つの出
力を有する第4のプログラマブルプロセッサと、
2つの入力と1つの出力を有する第5のプログラマブルプロセッサを有し、前記第5のプログラマブルプロセッサの前記入力の1つは前記
第4のプログラマブルプロセッサの出力に永続

ラマブルプロセッサの第2のグループのものに 対する比がほぼ1.5万至2.0:1.0の範囲にある、特許請求の範囲第1項記載の装置。

- (9) 前記プログラマブルプロセッサの第2のグループのものの前記プログラマブルプロセッサの第3のグループのものに対する比がほぼ2.0 :1.0 である、特許請求の範囲第8項記載の装置。
- 60 前記内部メモリーが複数のメモリーブレーンからなる、特許請求の範囲第9項記載の装置。
- BD 各メモリープレーンが、

メインメモリーパンクと、

前記メインメモリーバンクから、また、に対 してデータを伝達するためのアドレスマルチプ レクサと、

前記メモリーバンクと前記アドレスマルチアレクサとの間に接続されている先取アドレスレジスターと、

前記アセンブリーパンクをアランダムアクセ ス方式において操作するための前記アドレスマ ルチプレクサに接続されている翻訳テーブル手 的に接続されており、かくして、

前記第2のグループの入力が前記第4のプログラマブルプロセッサに対する2つの入力を構成し、且つ前配第5のプログラマブルプロセッサの入力であって前配第4のプログラマブルプロセッサの出力に接続されていないもの、そして、第2のグループの出力が、前配第4のプログラマブルプロセッサの出力を構成するようになっている、

特許請求の範囲第5項記載の装置。

(T) 前記再構成可能ALUパイプラインユニットが更に前記第1及び第2のプログラマプルプロセッサに選択的に接続するために、前記フローネットに接続されるそれぞれのプログラマブルプロセッサの第3のグループを有している、

特許請求の範囲第6項記載の装置。

(8) ある与えられた再構成可能可能ALUパイプ ラインユニットにおける前記プログラマブルプ ロセッサの第1のグループのものの前記プログ

段、を有する、

特許請求の範囲第10項記載の装置。

- M 各ノードが、さらに、前記内部メモリー、マスネット及び前記再構成可能ALUバイプラインユニットの間におけるデータのプロッキングを支配するための前記内部メモリー、マスネット及び再構成可能のALUバイプラインユニットに接続されているマイクロシーケンサー手段を有する、 特許請求の範囲第11項記載の装置
- 各ノードが、さらに、前配内部メモリー、マスネット、再構成可能ALUパイプラインを初期化し、ペリファイするための前配内部メモリー及びマスネット、前配再構成可能ALUパイプラインに接続されているマイクロコントローラを有する、特許請求の範囲第12項記載の装置
- GA 前記マスネットがどのような人力のどのような出力に対する結合関係もノンブロッキングとなるように、ピーンズスイッチングネットワー

クにおいて結合され、パイプライン化されている複数のレジスターファイルを有する、特許請求の範囲第13項記載の装置。

- 69 BPDデータを特定の目的地ノードに経路指定するために前記ルーティング手段、前記マスネットの間に結合されているパウンダリ・ポイント・デフェニション、キャッシュ手段を異え、かくして前記装置が全体的アドレス、PBDアドレスモードをサポートするようになっている、特許線求の範囲第14項記載の装置。
- 的 前記ノードにデータと命令を送るための前置 コンピュータと前記前置コンピュータに結合し うるオフラインの大容量記憶手段を有する、特 許請求の範囲第15項記載の装置。
- 切 前記ノードが、ブールハイパーキューブのトポロジーにおいて結合され、かつその数が1~128の間において変化する、特許請求の範囲第16項記載の装置。
- 協 入力及び出力を有する第1の構成において永 続的に結合されているプログラマブルプロセッ

ブルプロセッサを有し、前記第1のグループの 入力が前記第1及び第2のプログラマブルプロセッサの入力を構成し、且つ前記第1のグループの出力が前記第3のプログラマブルプロセッサの出力を構成するようになっている、

特許請求の範囲第18項記載の範囲。

OD 前記プログラマブルプロセッサの第2のグループのものが、

2 つの入力及び l つの出力を有する類 4 のプログラマブルプロセッサと、

2 つの入力及び1つの出力を有する第5のプログラマブルプロセッサであって、前起第5のプログラマブルプロセッサの入力の1つが前記第4のプログラマブルプロセッサの出力に永続的に連結されており、

前記第2のグループの入力が前記第4のプログラマブルプロセッサに対する2つの入力を構成し、且つ前記第5のプログラマブルプロセッサに対する入力であって前記第4のプログラマブルプロセッサの出力に連結され∜ていなもの、

サの第1のグループと、

同様に入力及び出力を有して前記第1の構成 とは異なる、第2の構成において永統的に接続 されているプログラマブルプロセッサの第2の グループと、

前記第1及び第2のグループを選択的に接合するためのスイッチング手段(フローネット)を有し、

前記スイッチング手段からの命令に応じて選択的に異なる演算を行うようにした、

再構成可能コンピュータ装置。

69 前記プログラマブルプロセッサの第1のグループのものが、少なくとも2つの入力及び少なくとも1つの出力を有する第1のプログラマブルプロセッサと、

少なくとも2つの入力と1つの出力を有する プログラマブルブロセッサと、

同様に出力を有して前記第1及び第2のプログラマブルプロセッサの出力に永続的に連結されている2つの入力を有する第3のプログラマ

そして前記第2のグループの出力が、前記第5 のプログラマブルプロセッサの出力を構成している。

特許請求の範囲第19項記載の装置。

- (21) 2 つの入力及び1 つの出力を有するそれぞれ のプログラマブルプロセッサを有してなる第3 のプログラマブルプロセッサのグループであっ て、その第3のグループは前記第1及び第2の グループと選択的に接続するため、前記スイッ チング手段に結合されている、特許請求の範囲 第20項記載の装置。
- (22) 前記内部メモリーから前記マスネットを通って前記スイッチング手段及び前記スイッチング 手段から前記マスネットを通して前記内部メモリーにデータを移送するためのメモリーALU スイッチネットワーク手段(マスネット)をさらに有する、 特許請求の範囲第21項記載の
- (23) 前記内部メモリー、マスネット及びスイッチ ング手段の間においてデータのブロッキングを

支配するため、前記内部メモリー、マスネット、 及びスイッチング手段に連結されているマイク ロシーケンサ手段をさらに有する、特許請求の 範囲第22項記載の装置。

- (24) 前記内部メモリー、マスネット及びスイッチング手段を初期化し、その状態をベリファイするための前記内部メモリー、マスネット、スイッチング手段に連結されているマイクロコントローラ手段をさらに有する、特許線求の範囲第23項記載の等層。
- (25) 前記プロセッサの少なくともいくつかのものが、浮動小数点算術プロセッサからなる、特許 請求の範囲第18項記載の装置。
- (26) 前記プロセッサの少なくともいくつかのものが、整数算術論理プロセッサである、特許請求の範囲第18項記載の装置。
- (27) 前記プログラマブルプロセッサの第1のグループのものの、前記プログラマブルプロセッサの第2のグループのものに対する比がほぼ1.5 乃至2.0:1.0の範囲にある、特許請求の範

られた文脈において開示している。例えば、米国 特許第4.589,067号を参照されたい。

しかしながら、本発明の内部アーキテクチャは、 全部ではないとしても、殆どすべてのコンピュー タ構築プロック (building block) が同時にアク ティブであることを許容するという点において特 版を有している。

米国特許第4.58 9.06 7 号は、動的(dynamic) に再構成可能なALUパイプラインに基づくベクトルプロセッサについて述べている点において先行技術の典型的なものである。このプロセッサは、本発明の再構成可能パイプラインの単一の機能ユニットに似ている。或る意味において、本発明のノードのパイプラインである。本発明と比較するのに恐らく値するその他の構造には、Kungのシストリックアレイ(Systoric Array) 概念、MITのデータフロー概念、及びその他のパラレルアーキテクチャがある。

カーネギーメロン大学の H. T. Kung による

囲第18項記載の装置。

- (28) 前記プログラマブルプロセッサの第2のグループのものの、前記プログラマブルプロセッサの第3のグループのものに対する比がほぼ2.
  0:1.0である、特許請求の範囲第21項記載の装置。
- 3. 発明の詳細な説明

#### 産業上の利用分野

この発明は、各ノード(node)が、マルチブル、 独立メモリープレーンに多機能メモリー—ALU スイッチネックワーク(MASNET)を選じて連結され、 マルチブルノードがハイパーキューブ(hypercube) トポロジーにおいて連結されている、再構成可能 (reconfigurable) 多機能ALUパイプラインを 合む多くのノードから構成されるコンピュータに 関する。

#### 関 速 技 術

本発明のコンピュータは、パラレルでパイプライン式のコンピュータである。先行技術は、パラレリズムとパイプライニングという概念を成る限

シストリックアレイ観念は、コンピュータを"波" のように遭るデータを含んでいる。本発明とは異 なり、シストリックアレイシステムは、各構築ブ ロックが与えられた演算を実行する同種の構築で ロックから成っている。シストリックアレイコン ピュータにおいては、データが流れると、同一の 構築プロックの間の連結は、演算の間、固定され たままである。せいぜい、構成(configuration) は超てのデータがシストリックアレイによって処 理されるまで変えることができないというだけで ある。一方、本発明においては、構築プロック間 の接続は何時でも変えることができ、データがパ イプラインを通り抜けるときでもこれができる( すなわち、ダイナミック連結の再配列). 本発明は、 また本発明のノードパイプラインの各構築プロッ ク(すなわち、段能ユニット)が、関りのものと は異なる作動を行うことができるという点におい てシストリックアレイ概念とは区別される (例え ば、機能ユニット1-浮動小数点式掛算:機能ユ ニット2 -整数引算: 優能ユニット3 -論理的比

較等)。

さらに、演算の進行中、本発明の各標築プロックは異なった機能を行うことができる。

M「Tデータフローコンピュータは、バイブラ インの配列内で接続できるハードウェアー呼び出 し(invoked) のネットワークで構成されている。 命令処理は"データフロー"と非同期である。各 データワードは、データの適当な命令ユニット( instruction anit) への経路指定を決定するトー クンピット(token bit) のフィールドが付加され ている。各命会ユニットは、各オペランド入力( operand input)のデータ列を有している。この命 令は、総てのオペランドが存在するに至るまで" 点火"( すなわち、実行) されない。本発明は、 データの演算の実行をする(例えば、データを処 理する命令として作用する)ハードウェア機能ユ ニットのパイプラインネットワークを流れるデー 夕の概念を含んでいる。しかしながら、本発明は 非同期モードにおいては働かない。その代わり、 データはメモリーから持って来られ超高速マイク

C フィールドを使用してデータの内部的な流れに基づいてそれ自身を再構成する能力を有し、これはデータフローマシーンには見い出せない特徴である。

さらに、データフローコンピュータは速続的に 流れるベクトルデータに対する一連の類似又は否 類似の演算を効果的に達成できない(すなわち、 パイプラインを流れる総てのデータ上の単一の演 算機能しかない)。これに対し、本発明はこの計 算を極めて自然に達成できる。

本発明のパラレルアーキテクチャと、他のパラレルアーキテクチャとの間には他に2つの基本的相違点がある。第1に、本発明の各ノードは、独特のメモリー/プロセッサ構想(構成)を合んでいる。他のパラレルアーキテクチャは、関りのノードと連結するために増設される既存のスタンドーアロン(stand-alone)コンピュータアーキテクチャを含んでいる。第2に、他の通常のマルチブループロセッサ/パラレルコンピュータは、全体的(global)な通信(communication)の間、局部

ロシーケンスユニットの中央に集められる制御装置を通してパイプライン化された命令ユニットにスイッチ (MASNET) によって経路指定される。この同期制御シーケンスは、データフローアーキテクチャによって呼び起される非同期的分配データルーティング (asynchronous distribu-ted data routing) と鮮やかな対比をなす。

さらに、本発明は、データフローマシーン(Data Flow Machine) と異なり、トークンフィールド(すなわち、適切な機能ユニットにデータを案内するデータフィールド)を有していないし、また機能ユニットは複数の列(すなわち、複数のオペランド、命令又は結果を保持するパッファ)を有していない。データフローマンーンは、データを待機する機能ユニットを有している。本発明はている。本発明のパイプラインの制御は、マイクロシーケンサと称するセントラルココーラによ分配された制御装置を使用する。本発明は、TA

的(local) な処理が一時中止されるようにプロセッサ間の伝達を監視・制御するための中央演算処理装置(CPU)を使用する。本発明のノードは、インタープロセッサルーター (interprocessor router) と、データの局部的な処理を妨害しないで通信を許容するキャシュメモリー(cache memory)を使用する。

以下の米国特許は、プログラマブル成いは再構成可能パイプラインプロセッサについて論じている。: 3, 787, 673: 3, 875, 391; 3, 990,73
2: 3, 978, 452: 4 161, 036; 4, 161, 036; 4, 225 920; 4, 228, 497; 4, 307, 447; 4, 454, 489; 4, 467, 409 と 4, 492, 953。 アログラマブルとノンプログラマブルの両方のパイプラインプロセッサの歴史について有用な遺論が米国特許4, 5 9 8, 6 5 5 号のコラム 1 乃至コラム 4 に見出される。さらに、マイクロパイプラインコンピュータの初期の開発努力についての適切な遺論が、Peter M. Kosse による「パイプラインプロセッサのプログラミング」と題する、

1977年3月号の「コンピュータアーキテクチャ」の63頁乃至69頁の記事に見出される。

最後に、次の米国特許をパイプライン化されたプロセッサについての一般的な協論として引用する: 4,051,551;4.101,960;4.174,514;4,244,019;4.270 181;4,363,094;4.438,494;4,442,498;4,454,578,;4491,020;4,498,134と4,507,728。

## 発明 の要約

簡潔に説明すると、本発明は、並行動作するものである。個々のノードは、その必要はないけれども、同時性を持たせる(synchronized)ことはできる。ノードの数を制限することによって、全体的な過信及び如何なる与えられた問題を解決するためにも要求とされる関連するハードウェアとソトウェアの関係は無し易いレベルに保たれ、同時に並行性に固有のものであるゲイン(gain) とスピード(speed) と容量(capacity)を有利に使用できる。さらに、本発明のノード間のインタープロ

現行のクラス6のスーパーコンピュータの場合に はないことである。さらに、本発明は、マルチブ ルメモリーブレーン、動的再構成可能のパイプラ イン及びインタープロセッサデータルーター間の フレキシブルで一般的な連結関係を提供する。

本発明の各ノードは、算術/論理ユニット(ALU)、マルチブレーンメモリー(multiplane memory)及びメモリーブレーンと再構成可能のALU間のデータのルーティングのためのメモリーーALUネックワーク(MASMET)を含んでいる。各ノードはまた、各ノード内に演算のタイミングと性質を指示するためのマイクロシーケンサとマイクロコントローラを有している。ノード間の通信は、複数のハイパースペースルーター(hyperaplee conter)によって制御される。重要なオフライン大容量記憶装置(off-line mass storage)と関連づけられている前置(front end )コンピュータが、マルチノードコンピュータに入力命令(instructions)を与える。ノードの好適なトポロジー接続は、ブール(boolsan) ハイパーキュー

セッサ通信は実際起こるのであるが、ノード内の データの局部的な処理を遮ることはない。 これら の特徴が、多量のデータの迅速で大変効率のよい 処理手段を提供する。本発明の各ノードは、速さ と性能においてクラス 6 のスーパーコンピュータ (例えば、Cray 2 Cyber 205等)に匹敵す る。与えられたノードにおいて、コンピュータは 与えられたノードの各クロックサイクル中に、仮 にすべてでないにしても機能ユニットの殆どのも のがアクティブであるように同期的な、動的に再 構成可能なパイプラインで組織された数多くの( 例えば30の)機能ユニット(例えば、浮動小数 点算術プロセッサ、整数算術/論理プロセッサ、 特定用流プロセッサ等)を使用する。このアーキ テクチャのデザインは、メモリー内の中間的結果 の記憶量を最小にするのに役立つとともに、典型 的な計算の持続するスピードが機械の最大のスピ ードに折くなるように保証している。これは、例 えば、与えられた演算に対する現実の持続するス ピードが機械の最大のスピードよりはるかに遅い

ブのそれである.

各ノード内の再構成可能のALUパイプライン は、浮動小数点プロセッサ、整数/論理プロセッ サと特定用途要素(special-purpose element) を 有している。プロセシング要素は、多くの使用例 が知られているサブストラクチャに結線される。 3 つのハードワイヤードサブストラクチャ(hardwired substructure) が、再構成可能ALUパイ プライン内にしばしば現れる。1つのサプストラ クチャは、1つの2要素式ユニットから成り、も う1つは1つの3要素式ユニットから成り、最後 のサブストラクチャは1要素式ユニットから成っ ている。3要素式サブストラクチャは、2要素式 サブストラクチャの2倍の頻度で通常見出され、 2要素式サプストラクチャは、1要素式サプスト ラクチャの2倍の頻度で見出される。これらのサ プストラクチャを有効に使用すると、ALUパイ プラインの構成をコントロールするために使用さ れるスイッチングネックワークの複雑さを少なく することに役立つ。

本発明は図面を参照することによってより理解 されるであろう。

#### 実 旌 例

この詳細な説明中、同じ符号は、本発明を説明 する違った図面でも同じ要素を表わすために使用 される。

接続である。コンピュータ10の夫々のノード1 2は、処理スピードと処理能力においてクラス6 のスーパーコンピュータに匹敵する。

典型的な個々のノード12の詳細は、第2図に 示されている。夫々のノード12 (これは、コン ピュータ10の権格プロックであるが)は、5つ の基本要素からなっている。即ち、(1)多くの(礎 えば9からそれ以上の)高性能及び特定用途要素 62を有する再構成可能なALUのパイプライン 24、(2)独立メモリープレーン30のグループ2 8、(3)ノンブロッキングマルチプル入力とマルチ プル出力のスイッチMASNET(メモリ/ALUスイ ッチ・ネットワーク)26、(4)マイクロシーケン サムの及び何マイクロコントローラム2である。 第2回は、メモリーALUネットワークスイッチ (MASNET) 2 6 によって再構成可能なパイプライン 24に接続する8個のメモリープレーン30から なるノード12をして示している。本明細書では、 "プロセシング・ユニット" 、 "機能ユニット". "プログラマブルプロセッサ"及び"精築ブロッ

ン大容量記憶ユニット20に接続されている。夫 々のノード12は、また、ノード間コネクション 14によって隣りのノードに接続されている。理 解と説明のために、25基のノード12だけが、 第1図に簡単なノード間リンク14とともに示さ れている。しかしながら、ノード12は、一般的 カハイパーキューブ構成によって接続されてもよ いし、本発明は、適用例に応じて要求される12 Bよりも多い又は少ないノードからなっていてよ いことがわかるであろう。他の従来例の並行処理 コンピュータに見られるような、多数の比較的低 速のマイクロプロセッサを相互接続するのでなく、 本発明は、比較的少数の、相互接続された大容量、 高スピードの強力なノード12を用いるものであ る。本発明の好適な実施例によると、その構成は、 典型的には、1乃至128個のノードからなって いる。このアプローチは、複数のノード12の間 の物理的な、及び、論理的なインターコネクショ ソ14の動を限定する。好ましい接続のトポロジ ーは、ブールのハイパーキューブ (hypprcube)の

ク"という用語は、浮動小数点算術プロセッサ、整数/算術/論理プロセッサ、特定用途プロセッサ、又はこれらの組合せからなる算術/論理ユニット 6 2 を意味する。

マイクロシーケンサ 4 C は、メモリー 2 8、 HA SNET 2 6 と耳槽成可能なALUパイプライン2 4 の夫々にライン46を介して接続されている。 同 様にマイクロコントローラ42は、同じ要素にぅ イン44を介して接続されている。マイクロシー ケンサ40は、種々の要素の間又はその中でデー タのクロッキングを支配し、ノード12の夫々の クロックチック (tick) のためのデータの終路 ( pathways) とパイプライン24の構成(configuration)を定める役割を果している。典型的な操作 では、オペランドの新しいセットがパイプライン 2.4に供給され、新しい結果のセットがノード1 2のあらゆるクロックにおいてパイプライン24 から得られる。マイクロシーケンサ40は、パイ プライン24、MASHET26、メモリープレーン3 0の構成を定めるマイクロコードを選択する責任

を負っている。典型的な操作では、アドレスは、特定の終端アドレスに到達するまで、特定の出発アドレスに到達するまで、特定の出発アドレスから夫々のクロック時間中に連続して増加する。アドレスランプ(ramp)は済算終端の割り込みフラッグが出されるまで連続して繰返される。メモリー28の与えられたプレーン30によって使用される実際のメモリーアドレスは、選択されたアドレスモード40に依存してマイクロシーケンサ40のアドレスとは異なっていてよい(メモリーブレーンについては後述を参照)。

ノード・マネジャーとも呼ばれるマイクロコントローラ42は、ノード12の各部分の初期化とベリフィケーション(verification)のために使用される。与えられた資質のために、最初のセットアップ後、コントロールはマイクロシーケンサ40に送られ、これが演算が完了するまで引き継ぐ。原理的には、マイクロコントローラ42は、演算が実行されている間作動している必要はない。しかし、典型的な操作においては、マイクロコントローラ42は演算の進行を監視したり、次の資

算のためのコンピュータの使用されていない部分 を準備させているであろう。

最小の単位のノード12を構成する5つの基本 要素に加えて、夫々のノード12は、ローカルな 大容量配位ユニット、グラフィックプロセッサ、 前処理又は後処理プロセッサ、 刷データルーター、 及びそれらの類似物を含むように拡張されてもよ い。夫々のノード12は、ノードマネージャー 4 2 がスタンドアロンタイプのマイクロコンピュー タであるため、スタンドアロンタイプのノードと して操作可能である。しかしながら、通常の場合、 ノード12は前置コンピュータ16からプログラ ムされる。

1つのメモリーブレーン30の配置は、第3図に模式的に表されている。メモリーブレーン30 は高い容量を有し、装置10のクロックにおいてデータワードを取り出し(銃取)又は沈め(書込) ることができる。各メモリーブレーン30は、鏡取のみ、書込のみ、或いは銃取/書込提作ができるようになっている。メモリーブレーン30は3

つの可能なアドレスモード、すなわち、(1)直接型 (direct) 、(2)翻訳型(translate) 、(3)演算型 ( computed) のモードを有している。すべての3つ のモードについて、ワーキングアドレスは、コン ピュータ10の前のサイクルにおいて、先取り( prefetch) アドレスレジスターによって先取りさ れる。直接型モードでは、マイクロシーケンサの アドレスパス46からのアドレスが、対象となる メモリー要素を選択するために使用される。翻訳 型モードでは、マイクロシーケンサアドレスは、 アドレスの大きなメモリーテーブル中の実行中の アドレスを見出すために使用される。このアドレ スの大きなテーブルは、翻訳メモリーバンク即ち テーブル50として示されている分離型メモリー ユニット中に記憶される。翻訳テーブル50は、 メインメモリーバンク54を通じ任意の走査パタ ーンを発生させるために使用することができる。 これはまた、或る指定されたメモリー要素が書き 換えられることがないように守るためにも使用で きる。演算型アドレスモードは、パイプライン24 が次に読取取いは書込されるデータワードのアド レスを定めることを許容する。

再構成可能パイプライン24は、第4図にユニ ット62として示される種々のプロセシング要素 と、第5A図、第5B図にフローネット (FLONET) 70として示されるスイッチ網からなっている( 、 PLONET IZ, Functional and Logical Organization NETwork の略語である)。3つの永統的ハードワイ ヤー型 (permanently hardwired)サブストラクチ + すなわちユニット 6 2, 6 4 又は 6 6 がFLONET に接続されている。PLONET 7 0 は、第 5 A 図中に 68、そして第5B図中に69で集合的に示され ているパイプラインサブストラクチャ62、64. 66の結線を再構成 (reconfigure)する。特定の 再構成可能な相互接続は、新しい再構成がノード 12のクロック時間内に形成できるように電子ス イッチによって達成される。特定の情況における ハイレベルのデータ処理の例が餌も閉に示されて いる。パイプライン型プロセシング要素は、浮動 小数点算術プロセッサ (例えばAMD29325、

Weitek 1032/1033)、整数算術/論理 ユニット62(例えばAMD29332)、ベク トル再生ユニット或いは収束検査額(convergence checkers) のような特定用途要素からなる。前述 の特定用途要素に関する有用な湖論が D. M. Nonsechuck, M. G. Littman, W. Flannery による J. Sci. Compute O Vol. 1 No. 1 (1986) の"ナビエストークスのコンピュータのミニノー ド上における二次元の非定常粘性液体のシュミレ ーション"と題する記事の中に見出される。プロ セシング要素62は、多くのユーザーの応用プロ グラムにしばしば使用されている3つの個別のサー プストラクチャ62、64、66とともに結線さ れている。最も一般的に使用されるサブストラク チャ64、66の二つは、第4図に点線で囲まれ た要素として示されている。サブストラクチャ6 4は、4つの入力と1つの出力を有する3つのA LUユニット62からなっている。2つのALU ユニット62は2対で合計4つの入力を受ける。 2つのALUユニット62の出力が、第3のAL

Uユニット62の2つの入力を形成する。3つの ALUユニット62の夫々は、浮動小数点及び整 数付加、減算、乗算、及び除算、論理的 AND、NOT、 OR、NOT 、及び排他的OR、マスク、桁送りを行う ことができ、定数を記憶させるために使われる論 理的レジスターファイルとともに比較機能を行う ことができる。サブストラクチャ66は、2つの 算術/論理ユニット62からなっており、3つの 入力と1つの出力を受けもつようになっている。 2つの算術/論理ユニット62の1つは、2つの 入力を受け、第2の算術ー論理ユニット62のた めの1つの入力を形成する出力を作り出す。第2 の算術/論理ユニット62に他の入力が直接外側 から送りこまれる。サブストラクチャ66の1つ の入力は第2の算術/論理ユニット62から供給 される。したがって、サブストラクチャ62は、 3入力、1出力の装置からなっている。第3のそ して、最後の最も一般的なサブストラクチャは、 一個のスタンドアロン算術/論理ユニット62で あり、2つの入力と1つの出力を有している。サ

ブストラクチャ62、64、66は、これら夫々の構成に永続的に結譲されている。しかしながら、これらのユニットの再構成はFLONET 70が、提式的に第5A図に示されている。簡略化のため、2つの3要素式サブストラクチャ64、2つの2要素式サブストラクチャ66及び2つの1要素式サブストラクチャ62が図示されている。この構成によって、12の機能ユニットのハイレベルな再構成可能パイプライン24を得ることができる。

第5 B 図は、PLONET/ALUの接続の最適状態のレイアウトを示している。本発明の好ましい実施例10によると、3 要素式サブストラクチャ64 と2 要素式サブストラクチャ66 と2 要素式サブストラクチャ66 と1 要素式サブストラクチャ62 の最適比はおよそ2:1 である。したがって、第5 B 図は、8 つの3 要素式サブストラクチャ64 と4 つの2 要素式サブストラクチャ66 と2 つの1 要素式サブストラクチャ66 なる最適な

図を示していることになる。3要素式サブストラクチャ64の数は第5B図で示される実施例では、6~8の間で変更することができる。前述した好ましい比はおおよその値であり、実際の使用に際してわずかに変更してもよい。しかしながら、前述の比が、実際に最適に近い結果を示すことがわかった。

本発明の好ましい実施例によると、第5 B 図のサブストラクチャ62.64,66の集合69は後述のように組織される機能ユニット即ち、7000円で、700円

つはAMD29325のような浮動小数点プロセッサであり、他の1つの機能ユニット62はAMD29332のような整数/論理プロセッサである。或いは、ハイブリット機能ユニット62を形成するようにプロセッサを対にすることもできる。例えば、AMD293325のような浮動小なよって周知の方法にロセッサは、同業者によって周知の方法にロセッサと一対にすることができる。これによって、機能ユニット62は、浮動小数点型と整数/論理型の切り換えが可能となる。又、同様の結果を得るために、Meitek3332のような1つの多機能プロセッサ(浮動小数点型、整数算術/論理型)を使用することもできる。

MASNET 2 6 ( すなわち、Memory Alu Switch NET-work) は、第6図で、16の入力と16の出力を有するものとして詳細に示されている。MASNET 2 6 は、如何なる入力の出力に対する接続もノンプロッキングであるようにピーンズ(Benes) スイッチネットワーク配列に交差して接続されパイプラ

ためにも使用される。このルーティング(routing)は、付加的な選延を導入することなくMASNET 2 6を過じてデータが流れる時に速成される。同様に、与えられたノードのハイパースペースルーター 8 0 は、選延の導入なしに、必要な時にデータストリーム中に境界点値(boundary point value)を組み入れることができる。ノード間週信の詳細な説明は以下の通りである。

マルチノードコンピュータ10の全体的なトポロジーは、ハイパーキューブのトポロジーである。ハイパーキューブは、任意のノード間通信のために必要とされる時間とノード12の間の物理的な接続の敵の間の妥協を表している。2つのアドレスモードがノード間データ通信、即ち、(1)全体的(global)なアドレス及び(2)明示(explicit)のパウンダリ・ポイント・デフェニションすなわちBPDをサポートする。全体的なアドレスは、単純に拡張したアドレスであり、ここでアドレスがデータのノード/メモリーブレーン/オフセットを特定づける。ソフトウェアの見地からは、アドレス

イン化された、レジスターファイル72(例えば、 Weitek 1 0 6 6 )から構成されている。 第 6 図に 示されるMASNET 2 6 は、1 6 × 1 6 の回路である。 夫々のレジスターファイル72がローカルメモリ ーを有していることは、また、HASNET 2 6 を使用 することによりネットワークを通じて流れるデー 夕に再指令を与えることができることを意味して いる。この特徴は、例えば、共通のソースから2 つのデータの流れを作り出し、穢々の要素によっ て一方が他方に対して遅延させられるようにする ためにも用いることができる。共通のソースから 複数データの流れを形成できることは、MASMET 2 6のもう1つの特徴である。 第7図は、2×2の MASNET (即ち、1つのレジスターファイル72) が如何にしてこれらの簡単な2つのタスクを実行 するかをより明確に示している。

MASNET 2 6 は、また、ハイパースペースルータ - 8 0 を通じ、境界の(bordering) ノード 1 2 に ノードの境界線に対応するデータワードを経路指 定する(route)ノード間通信 (communication)の

はコンピュータ10中でそのレンジ全てのノード に(across)及ぶ線形の単純なアドレスとして取扱 われる。ノード間通信はソフトウェアによって処 理され、デフォールト・アービトレイション及び コミュニケーション・ロック・パラメータが選択 された場合、プログラマーには明確にわかる。B P D は、パウンダリ・ポイントの明示のデフェニ ション、それらのソース及びすべての目的地アド レスを含んでいる。BPDデータが発せられたと きはいつでも、直ちに第8図に示される目的地ノ ード12中のBPDキャッシュ82に経路指定さ れる。ローカルアドレスとBPDは混成されても よい。BPDは、他のノードによってデータが要 求される前に予めバウンダリ・ポイント・データ を通信することによって、ノード間通信のオーバ ーヘッドを殆ど除く能力をもっているが、BPD に使る全体的アドレスの主な利点は、ソフトウェ アを簡易化することである。

データは、夫々のノード12に取付けられているローカルスイッチネックワークを使用してノー

F12の間を物理的に経路指定される。ハイパー スペースルーターBOとして前に含及したローカ ルスイッチネックワークが、第8図に表されてい る。ハイパースペースルーター80は、ビーンズ ネックワークに似たトポロジーの、ノンブロッキ ング・パーミュテーション・ネックワークである。 マルチノードクラスのコンピュータすなわち等級 d (即ち、NN=2d, NNはノードの数) のた めには、ハイパースペースルーターは4個の関り 合うノード12に、ホストノード12のための1 つの付加的な入力をプラスし、d+1の入力を可 飽としている。データは、データが持っている目 的地アドレスがハイパースペースルーターのスイ ッチ状態を設定するために使用される点において セルフルーティング(self-routing)である。B丿 ード式システムが第8図に示されている。この例 では、du3であり、夫々のハイパースペースル ーター80は3つのマイナークロック遅延を有す る、4×4のネックワークを有している。4が整 数であり、3くdく8の場合では、8×8のルー

ースペースルーターは16×16のスイッチに増 える。検索テーブルは限界を超えて大きくなるか ら、パーミュテーション・ルーティングは、検索 テーブルよりもいくらか遅いピットスライス(bitslice)ハードウェアによって達せられる。これら の考え方に基づき、当初の好ましいコンピュータ 構成として128のノードを設定した。

ター80が必要であり、 d ー 7 であると完全なスイッチ利用ができる。ハイパースペースルーター8は l n = 1 d ー 1 の出力のために構成されなければならないので、最適なハードウェア性能は、次のサイズを有するコンピュータアレイによって与えられる。

 $NN - \frac{2}{2}^{*n}$ ,  $n = 0, 1, 2, 3 - \cdots$ 

1、2、8、128、…個のノードの構成は、完全にハイパーキューブルーター80を利用する。非整数 & a a i d を有するマルチノードコンピュータの構成も、また、ハイパースペースルーター80 が次の整数の次元にスケールアップされる場合を除いてサポートされる。このことは、付加的なスイッチのハードウェアが負担となる点は別として、イッチのために要求されるだけである。これらのテーブルのためにではない。ノードは、これらのテーブルを高速検索テーブル中に記憶する。・クパ128のノードを超えて、大きくなると、ハパ

本発明は、好ましい実施例を参照して説明した が、本発明の趣旨及び範囲を外れることなく種々 の変更が本発明を構成するある部分や方法につい てなしうることが理解されるであろう。

## 4. 図面の簡単な説明

第1図は、ブールハイパーキューブ (boolean hypercube)の部分集合である、隣同志が2次元に配列されたグリッドの形に配列されたマルチブルノードコンピュータの実施例の図、

第2図は、メモリー/MASHENT /ALU の回路接 練を図示した単一ノードの模式図、

第3図は、第2図に示すような単一ノード内の 1つのメモリーブレーンのレイアウトを描いた模式線図。

第4図は、各ノードの再構成可能のALUパイプ内に見出される5つの算術/論理ユニットで形成された2つの代表的なサブストラクチャ(sub-structures)の図、

第5図Aは、サブストラクチ+の構成を変える ことを許容する典型的なALUパイプライン機構 とスイッチングネットワーク (PLONET) の図、

第5図Bは、再構成可能ALUパイプラインに おいて3つの普通のサブストラクチャのグループ に対するPLONETの接続の好適実施例の図、

第6回は、ブロックが6ポートレジスターファイルを表わす、32ーレジスターxnビットの、メモリー/ALUネットワークスイッチと、ノード間通信ユニットの極略線図、

第7 図は、"p" 要素の相対移動により如何に して入力データが 2 つの出力データを取り出せる かを図示した 2 × 2 MASNET の模式図、

第8図は、ハイパースペースルーターの各ノードの HASNET ユニットに対する関係を示した8ー ノードハイパーキューブの模式図である。

10…コンピュータ

12 -- / - 8

16…前置コンピュータ

18…ドロップラインネットワーク

20…オフライン大容量配性ユニット

24…再構成可能ALUパイプライン

2 6 ... M A S N E T

30…独立メモリープレーン

40…マイクロシーケンサ

42…マイクロコントローラ


50…翻訳テーブル


5 4 … メインメモリーバンク


70 - FLONET


72…レジスターファイル


88…ハイパーキューブルーター














# 特開昭63-147258 (15)

